gndless_delta_sigma
First- and second-order Q1.31 delta-sigma modulators for Veryl.
| Version | 0.1.0 |
|---|---|
| Repository | https://github.com/AkiyukiOkayasu/gndless-delta-sigma-veryl |
| License | MIT OR Apache-2.0 |
Modules
| DeltaSigma1st | 1次デルタシグマ変調器 |
|---|---|
| DeltaSigma2nd | 2次デルタシグマ変調器 |
Modules
| DeltaSigma1st | 1次デルタシグマ変調器 |
|---|---|
| DeltaSigma2nd | 2次デルタシグマ変調器 |
DeltaSigma1st
1次デルタシグマ変調器
キャリー・アキュムレータ形式で実装し、入力のDC値に比例したPDM密度を得る。
pdmはclkごとに1bit更新される。
Ports
| clk | input | clock | システムクロック |
|---|---|---|---|
| rst | input | reset | リセット |
| audio | input | gndless_fixedpoint Q1_31 Raw | Q1.31入力サンプル |
| pdm | output | logic | 1bit PDM出力 |
DeltaSigma2nd
2次デルタシグマ変調器
2段の積分器を持つ簡易構成で、1次変調器より高い帯域外ノイズシェーピングを得る。 内部演算は余裕を持たせた40bit signedとする。
Ports
| clk | input | clock | システムクロック |
|---|---|---|---|
| rst | input | reset | リセット |
| audio | input | gndless_fixedpoint Q1_31 Raw | Q1.31入力サンプル |
| pdm | output | logic | 1bit PDM出力 |