DeltaSigma2nd
2次デルタシグマ変調器
2段の積分器を持つ簡易構成で、1次変調器より高い帯域外ノイズシェーピングを得る。 内部演算は余裕を持たせた40bit signedとする。
Ports
| clk | input | clock | システムクロック |
|---|---|---|---|
| rst | input | reset | リセット |
| audio | input | gndless_fixedpoint Q1_31 Raw | Q1.31入力サンプル |
| pdm | output | logic | 1bit PDM出力 |
Press ← or → to navigate between chapters
Press ? to show this help
Press Esc to hide this help
2次デルタシグマ変調器
2段の積分器を持つ簡易構成で、1次変調器より高い帯域外ノイズシェーピングを得る。 内部演算は余裕を持たせた40bit signedとする。
| clk | input | clock | システムクロック |
|---|---|---|---|
| rst | input | reset | リセット |
| audio | input | gndless_fixedpoint Q1_31 Raw | Q1.31入力サンプル |
| pdm | output | logic | 1bit PDM出力 |