DeltaSigma2nd
2次デルタシグマ変調器
2段の積分器を持つ簡易構成で、1次変調器より高い帯域外ノイズシェーピングを得る。 内部演算は36bit signedとする。入力±2^29、帰還±2^30に対し積分器の実振幅は 最大~2^32程度であり、±2^35の範囲に4倍以上のヘッドルームを持たせている （旧実装の40bitはこの2倍を超える過剰幅だった）。 無音時の決定論的なアイドルトーンを防ぐため、変調器入力へ±1 LSBのハイパスTPDFディザを加える。
Parameters
| DITHER_SEED | u32 | ハイパスTPDFディザ用LFSRの非ゼロ初期値 |
|---|
Ports
| clk | input | clock | システムクロック |
|---|---|---|---|
| rst | input | reset | リセット |
| audio | modport | gndless_fixedpoint __FixedPointValue__gndless_fixedpoint_Q1_31 input_port | Q1.31入力サンプル |
| pdm | output | logic | 1bit PDM出力 |