Veryl registryAkiyukiOkayasu/gndless-adat-veryl · gndless_adatSource ↗

Keyboard shortcuts

Press or to navigate between chapters

Press ? to show this help

Press Esc to hide this help

Smux2Unpacker

S/MUX2の8物理スロットを4chの高速サンプルへ戻す

1つのADATフレームを受けたサイクルで先行サンプルを出力し、次のシステムクロックで後続サンプルを出力する。 したがって、frame_valid 1回に対して sample_valid は2クロック連続でHighになる。 frame_validは、後続サンプルの出力が終わるまで再度アサートしないこと。

Parameters


SAMPLE_WIDTH u32 サンプルのビット幅

Ports


clk input clock システムクロック
rst input reset リセット
channels input logic [8] S/MUX物理スロット列
frame_valid input logic フレーム受理パルス
samples output logic [4] 4チャンネルの高速サンプル
sample_valid output logic 高速サンプル有効パルス